Головна

Суммирующие виконавчі лічильники.

  1. Асинхронні лічильники.
  2. Віднімає і реверсивний лічильники.
  3. Двійкові коди десяткових цифр
  4. Натуральні двійкові числа
  5. ЛІЧИЛЬНИКИ. Загальні відомості.

Мал. 4.1. Послідовність станів тригерів в двухразрядного десятковому лічильнику

У суммирующем лічильнику надходження на вхід чергового рівня лог. 1 (чергового імпульсу) викликає збільшення на одну одиницю зберігається в лічильнику числа. Таким чином, в лічильнику встановлюється число, яке виходить шляхом підсумовування попереднього значення з одиницею. Це підсумовування проводиться за звичайними правилами виконання операцій додавання в двійковій системі числення. наприклад,

Зауважимо, що в процесі такого підсумовування мають місце такі особливості:

1. якщо цифра деякого розряду залишається незмінною або змінюється з 0 на 1, то при цьому цифри більш старших розрядів не змінюються;

2. якщо цифра деякого розряду змінюється з 1 на 0, то відбувається інвертування цифри наступного за ним більш старшого розряду.

Цей принцип використаний при побудові схеми лічильника, представленої на рис. 4.2, а. У побудові схеми є такі особливості:

1. входи J і K в кожному тригері об'єднані і на ці входи подано рівень лог. 1, таким чином, в кожному тригері синхронизирующий вхід С є рахунковим входом тригера;

2. сигнал з прямого виходу тригера кожного розряду надходить на рахунковий вхід З тригера наступного більш старшого розряду, а на рахунковий вхід тригера 1-го розряду Тг1 подаються вхідні прораховані імпульси.

Мал. 4.2. схема лічильника

Якщо на рахунковому вході З тригера діє імпульс, то його позитивним фронтом перемикається провідна частина тригера, на негативному фронті - ведена його частина. Отже, при кожній зміні сигналу на рахунковому вході з рівня лог. 1 на рівень лог. 0 змінюється на протилежний стан виходу тригера. Таким чином, на негативному фронті сигналу на виході тригера відбувається перемикання наступного за ним тригера більш старшого розряду. На рис. 4.2, б показана тимчасова діаграма роботи даного лічильника.

З кожним вхідним імпульсом число в лічильнику збільшується на одиницю. Таке наростання числа відбувається до тих пір, поки після (2n - 1) -го вхідного імпульсу (n - число розрядів в лічильнику) встановиться в лічильнику двійковечисло 11 ... 1. Далі з приходом 2n-го імпульсу в лічильнику встановлюється початковий стан 00 ... 0, після чого рахунок ведеться спочатку. Таким чином, при безперервному подаванні на вхід імпульсів лічильник циклічно з періодом в 2n вхідних імпульсів скидається в початковий стан.

Розглянута схема лічильника має такі недоліки. Нехай перші k тригерів молодших розрядів лічильника встановлені в стан лог. 1 і на вхід лічильника надходить черговий імпульс. При цьому буде відбуватися процес послідовного перемикання тригерів. Якщо x - час перемикання тригера, то щодо негативного фронту вхідного імпульсу перший тригер перемкнеться з затримкою x, другий тригер перемикається з затримкою x щодо негативного фронту сигналу на виході першого тригера і з затримкою 2x щодо негативного фронту вхідного імпульсу і т. Д. Отже, затримка в перемиканні k-го тригера складе kx. При великому числі розрядів затримка в перемиканні тригера старшого розряду може виявитися неприпустимо великий. Нижче розглядаються способи зменшення цієї затримки і, таким чином, збільшення швидкодії лічильника.

Для подальшого зручніше описувати процес підсумовування за допомогою логічних виразів.

нехай a1, ..., Аn - Цифри розрядів числа до підсумовування; cl, ..., Зn - Цифри розрядів числа, одержуваного в результаті підсумовування з одиницею; pi - Значення перенесення, який формується в (i - 1) -м розряді лічильника і переданого в 1-й розряд.

Функціонування i-го розряду лічильника можна описати таблицею істинності (табл. 4.3).

Надходження лог. 1 на вхід лічильника можна уявити перенесенням pl = L, що подається на перший розряд лічильника. З таблиці істинності слід:

1. устанавливающееся в i-му розряді значення ci = ai i \ / ipi може бути отримано шляхом подачі перенесення pi на рахунковий вхід тригера i-го розряду, який зберігав значення ai,

2. перенесення, який передається в (i + l) -й розряд, pi + 1 = aipi. Так як p1 = 1 то р2 = a1.

Таблиця 4.3
ai pi ci pi + 1

Схема лічильника, в розрядах якого реалізуються наведені логічні вирази, дана на рис. 4.3, а. Об'єднані інформаційні входи J і К в тригерах розрядів лічильника утворюють рахункові входи, на які подаються надходять в розряди переноси. Підлягають рахунку імпульси подаються на входи синхронізації тригерів. При цьому якщо на рахунковий вхід тригера надходить перенесення, рівний лог. 1, то вхідний імпульс переводить тригер в новий стан. В іншому випадку в тригері зберігається попереднього стану. Для формування переносів використані елементи І. Ланцюг установки 0 використовується для початкової установки в стан 0 тригерів всіх розрядів лічильника.

На рис. 4.3, б представлені тимчасові діаграми роботи лічильника. На передньому фронті вхідного імпульсу тригер приймаєте подане на його інформаційні входи значення перенесення, потім при спаді вхідного імпульсу на виході тригера встановлюється нове значення. З кожним вхідним імпульсом число в лічильнику збільшується на одиницю.

У даній схемі усунутий недолік попередньої схеми лічильника. Негативним фронтом вхідного імпульсу одночасно перемикаються ті тригери, на входи яких в даний момент надходить сигнал перенесення pi = L. Таким чином може бути забезпечено більш високу швидкодію, ніж в попередній схемі.

Фактором, що обмежує швидкодію даної схеми лічильника, є послідовне формування переносів.

Мал. 4.3.схема лічильника

Формування перенесення в i-му розряді починається з моменту завершення формування переносу в попередньому (i - 1) -м розряді і надходження сформованого перенесення з (i - 1) -го в i-й розряд. При цьому i-й розряд видає перенесення в наступний (i + l) -й розряд з затримкою щодо моменту надходження перенесення в i-й розряд. Ця затримка пов'язана з затримкою розповсюдження сигналу в елементі Іi. Таким чином, процес просування переносів вздовж розрядів в лічильнику послідовний (з розряду в розряд) і в кожному розряді має місце затримка. Загальний час затримки поширення переносів xпер визначається затримкою в одному розряді xпер1 і числом розрядів, через які проходять переноси.

У найгіршому випадку, коли перенесення послідовно проходять через всі розряди лічильника (починаючи з другого), загальна затримка xпер = xпер1(N - 1).

Після перемикання тригерів під дією попереднього імпульсу, поданого на вхід лічильника, тільки через час xпер на входах тригерів виявляються сформованими переноси і може бути поданий черговий імпульс на вхід лічильника. Таким чином, часом xпер обмежується мінімальний часовий інтервал між вхідними імпульсами, і xпер обмежує максимальну частоту подачі імпульсів на вхід, т. е. швидкодію лічильника.

У тих випадках, коли необхідно забезпечити високу швидкодію, застосовують заходи до зменшення xпер. зменшення xпер може бути забезпечено застосуванням в ланцюзі передачі переносів елементів І з малим часом затримки поширення сигналу, а також використанням в лічильнику послідовності паралельної ланцюга передачі переносів. Розглянемо принцип організації такої послідовно-паралельної передачі переносів.

Запишемо логічні вирази, за якими формуються переноси в розрядах лічильника

p3 = a2 . p2; p4 = а3 . p3; p5 = a4 . p4; p6 = a5 . p5; ...

Підставляючи вирази р3, р5... В вираження p4, р6, ... Отримуємо

p3 = а2 . p2; p4 = а3 . a2 . p2; p5 = a4 . p4; p6 = a5 . a4 . p4; ...

При використанні цих виразів перенесення p2 виходу першого розряду одночасно надходить у другій і третій розряди, беручи участь у формуванні р3 і p4. аналогічно р4 передається одночасно в четвертий і п'ятий розряди і бере участь у формуванні р5 і p6 і т.д.

Очевидно, при цьому приблизно вдвічі зменшується число розрядів, через які переноси передаються послідовно, зменшується xпер. На рис.4.4 наведена схема лічильника, в якій ланцюг передачі приносив побудована відповідно до наведених вище логічними виразами.

Розвиваючи цей принцип, можна записати наступні логічні вирази для переносів:

p3 = a2 . p2; p4 = а3 . a2 . p3; p5 = a4 . a3 . a2 . p2;

p6 = a5 . p5; p7 = a6 . a5 . p5; p8 = a7 . a6 . a5 . p5, ...

Мал. 4.4. схема лічильника

Мал. 4.5. схема лічильника

Схема лічильника на рис.4.5 побудована з використанням цих виразів. Такий лічильник забезпечує ще більше зниження xпер.

Слід мати на увазі, що використання розглянутого принципу підвищення швидкодії викликає ускладнення схеми лічильника, пов'язане з використанням в ланцюзі передачі переносів елементів І з великим числом входів.

 



ЛІЧИЛЬНИКИ. Загальні відомості. | Віднімає і реверсивний лічильники.
© um.co.ua - учбові матеріали та реферати