Розділ 3 | Мікропроцесор i80286 | Архітектура 32-розрядних мікропроцесорів | Особливості архітектури 64-розрядних мікропроцесорів |

загрузка...
загрузка...
На головну

Особливості архітектури мікропроцесорів Pentium

  1. Архітектура 32-розрядних мікропроцесорів
  2. Архітектура мікропроцесорів
  3. Банківське та небанківське кредитування підприємства: особливості, форми та інструменти.
  4. Валютне регулювання та курсова політика Центрального банку. Особливості валютного регулювання і курсової політики Національного банку України
  5. Валютно-фінансова конвергенція та особливості організації фінансів Європейського Союзу
  6. Види листів та їхні особливості
  7. Візантійська імперія: особливості історичного розвитку.

Мікропроцесор Pentium - високопродуктивний 32-роз-рядний процесор з внутрішньою 64-розрядною шиною даних. Процесор є продовженням розробок процесорів i80 × 86 і програмно-сумісний з ними, але має певні особливості. У МП Pentium уперше застосовано 0,8 мкм BiCMOS-техггологію, яка поєднує переваги двох технологій - швидкодію біполярної і мале енергоспоживання CMOS. Використання субмікронної технології дало змогу збільшити кількість транзисторів до 3,1 млн. Для порівняння: процесор 8086 містить 29 тис. транзисторів, а найближчий до Pentium процесор i486 - 1,2 млн транзисторів. Збільшення кількості транзисторів (більше ніж удвічі) дало змогу розмістити в одній мікросхемі компоненти, що раніше розташовувалися в інших мікросхемах. Це зменшило тривалість доступу і збільшило продуктивність процесора. Висока тактова частота, суперскалярна архітектура, роздільна кеш-пам'ять для програм і даних та інші вдосконалення сприяли більшій продуктивності та сумісності з програмним забезпеченням, розробленим для мікропроцесорів фірми Intel. Мікропроцесор Pentium дає змогу використовувати такі операційні системи, як UNIX, Windows NT, OS/2, Solaris i NEXTstep. Розглянемо особливості архітектури.

Структурна схема і характеристики.Узагальнена структурна схема МП Pentium (рис. 3.16) містить:

- ШІ - 64-розрядний шинний інтерфейс;

- два 32-розрядних цілочислових АЛП;

- кеш-пам'ять команд;

- кеш-пам'ять даних;

- РЗП;

- буфери вибірки з випередженням (БВВ);

- блок передбачення адреси переходу (БПАП);

- блок конвеєрних обчислень з плаваючою комою (БКОПК). Шинний інтерфейс призначений для сполучення внутрішньої шини процесора із зовнішньою шиною.

Розширена 64-разрядна шина даних.Завдяки цьому МП Pentium підтримує кілька типів циклів шини, включаючи і пакетний режим, за якого частина даних з 256 біт передається у кеш-пам'ять даних за один цикл. Це істотно підвищує швидкість передавання порівняно з процесором i486DX. Наприклад, МП Pentium з частотою шини 66 МГц має швидкість передавання 528 Мбайт/с, МП i486 DX з частотою шини 50 МГц - 160 Мбайт/с. Розширена шина даних забезпечує конвеєризацію циклів шини, що збільшує пропускну здатність шини і дає змогу другому циклу розпочинатися раніше, ніж завершився перший.

Рис. 3.16. Узагальнена структурна схема мікропроцесора Pentium

Суперскалярна архітектура.Термін «суперскалярна» означає мікропроцесорну архітектуру, що містить більше, ніж один обчислювальний блок. Процесор Pentium має два конвеєри, які можуть виконувати дві команди одночасно - (7-конвеєр з повним набором і У-конвеєр з обмеженим набором команд. На рис. 3.16 конвеєри спрощено подано двома цілочисловими АЛП, РЗП і БВВ. Як і у випадку єдиного конвеєра процесора i486, подвійний конвеєр процесора Pentium виконує цілочислові команди у п'ять етапів (рис. 3.17):

- вибірка з випередженням команди з пам'яті (передвибір-ка) PF (PreFetch);

- декодування команди (стадія 1) D1;

- декодування команди (стадія 2) D2;

- виконання команди ЕХ;

- запам'ятовування результату в буфері відкладеного запису WB (див. п. 3.3).

Перший етап виконується блоком БВВ, який має чотири 32-розрядних буфери. Дві незалежні пари буферів вибірки працюють сумісно з БПАП, який передбачає, буде перехід чи ні. Якщо перехід не передбачається, продовжується вибірка, якщо передбачається - то дозволяється робота іншого буфера, і він починає пере двибірку з точки перехо ду. Якщо передбаченні перехід не здійснився, конвеєри команд очищаються, і передвибірка починається знову. На другій стадії декодування команди формуються адреси операндів пам'яті.

Рис. 3.17. Етапи виконання цілочислової команди у процесорі Pentium

Кожний конвеєр має свій 64-розрядний буфер відкладеного запису, які можуть заповнюватися за один такт, наприклад, за одночасних кеш-промахів запису на обох конвеєрах. Ніякі запити на читання не порушують порядку запитів на запис, які вже знаходяться у буфері. Pentium підтримує суворий порядок запису.

Високопродуктивний математичний співпроцесор БКОПК містить 8-тактовий конвеєр та апаратні засоби реалізації арифметичних операцій - множення, додавання, ділення. Більша частина команд операцій з плаваючою комою можуть виконуватися в одному цілочисловому конвеєрі, після чого вони надходять у конвеєр обчислень з плаваючою комою. Продуктивність вбудованого арифметичного співпроцесора Pentium переважає продуктивність математичного співпроцесора FPU-486 (Floating-Point Unit) у 2-10 разів.

Використання подвійного конвеєра дає змогу кільком командам знаходитися у різних стадіях виконання і додатково збільшувати продуктивність МП повним заповненням конвеєрів командами. У процесорі Pentium використовується апаратне виконання команд, що також підвищує продуктивність процесора.

Роздільні кеш-пам'яті для команд і даних.Мікропроцесор Pentium має розділені кеш-пам'яті команд і даних. Це дає змогу уникнути конфліктів між процесом вибірки для однієї команди і доступом до даних для іншої, які можуть виникати, наприклад, у процесорі i486. Під час реалізації роздільних кеш-пам'яті для команд і даних обидві команди можуть виконуватися одночасно. Ємність кеш-пам'яті команд та кеш-пам'яті даних у процесорі Pentium однакова і становить 8 Кбайт. Кеш-пам'ять команд і даних виконано за схемою двоканальної асоціативної кеш-пам'яті (див. п. 3.5), причому кеш-пам'ять даних має два інтерфейси (по одному для кожного конвеєра), що дає змогу забезпечувати даними дві окремі команди впродовж одного машинного циклу.

Кеш-пам'ять даних працює з відкладеним (до звільнення зовнішньої шини) записом і налагоджується у режим наскрізного або зворотного запису. В останньому випадку дані зчитуються з кеш-пам'яті, а після цього записуються в основну пам'ять. Такий спосіб використання кеш-пам'яті сприяє збільшенню продуктивності порівняно з кеш-пам'яттю з безпосереднім записом, за якого процесор записує дані одночасно в кеш-пам'ять та основну пам'ять. Кеш-пам'ять даних підтримує протокол MESI, який забезпечує роботу з урахуванням можливості звернення інших процесорів до кеш-пам'яті даних. Назва протоколу MESI складається з назв станів рядка кеш-пам'яті: М (Modified), E (Exclusive), S (Shared), І (Invalid). Стани рядка кеш-пам'яті визначаються так:

М-стан - рядок, наявний лише у кеш-пам'яті процесора, що розглядається. Рядок модифікований, тобто відрізняється від вмісту основної пам'яті. Запис у нього можливий без генерації зовнішнього (щодо локальної шини) циклу звернення;

E-стан - рядок, наявний лише у кеш-пам'яті процесора, що розглядається, але він не модифікований. Запис у рядок можливий без генерації зовнішнього циклу звернення. Під. час запису в рядок він переходить у М-стан;

S-стан - рядок, наявний у кеш-пам'яті процесора, що розглядається, і потенційно може бути наявним у кеш-пам'яті інших процесорів. Його читання можливе без генерації зовнішнього циклу, а запис має супроводжуватися наскрізним записом в основну пам'ять, що зумовлює анулювання відповідних рядків у кеш-пам'яті інших процесорів;

I-стан - рядок відсутній у кеш-пам'яті, його читання з основної пам'яті може привести до генерації циклу заповнення рядка кеш-пам'яті. Запис у рядок кеш-пам'яті наскрізний з використанням зовнішньої шини.

Підтримування мультипроцесорного режиму роботи.Архітектура МП Pentium дає змогу працювати двом і більше Pentium-процесорам у мультипроцесорних системах. Реалізовано інтерфейс побудови двопроцесорних систем із симетричною архітектурою (починаючи з другого покоління МП Pentium).

Засоби задання розміру сторінки пам'яті.Pentium-процесор має опцію (спеціальний біт керування) для вибору розміру сторінок пам'яті - традиційну (4 Кбайт) і розширену (4 Мбайт). Збільшення розміру сторінки доцільне під час використання громіздких графічних додатків.

Засоби виявлення помилок і тестування за допомогою функціональної надмірності.З метою підвищення надійності у процесорі Pentium передбачено внутрішнє виявлення помилок внутрішніх пристроїв (внутрішній контроль паритету) та зовнішнього шинного інтерфейсу, контроль паритету шини адреси та тестування за допомогою функціональної надмірності. Внутрішнє визначення помилок полягає у доповненні кодів команд і даних бітом парності, що дає змогу визначати помилки непомітно як для системи, так і для користувача. Тестування за допомогою функціональної надмірності використовується у програмних додатках, особливо критичних щодо достовірності результатів. Тестування за допомогою функціональної надмірності ґрунтується на роботі двох Pentium-процесорів у конфігурації головний-контрольований (master/checker). У такій конфігурації основний процесор працює у звичайному однопроцесорному режимі. Контрольований процесор виконує ті самі операції, але не керує шиною, і порівнює вихідні сигнали основного процесора з тими сигналами, які він генерує сам. У разі розбіжності отриманих результатів формується сигнал помилки, який може оброблятися системою як переривання. Такий спосіб дає змогу виявляти понад 99 % помилок. Крім того, засоби тестування передбачають можливість виконання вбудованого теста BIST (Built In Self Test), що забезпечує виявлення помилок мне-мокодів, програмованих логічних матриць, тестування кеш-пам'яті команд і даних, адресних буферів і ПЗП. У цілому самотестуваиня охоплює понад 70 % вузлів процесора. Усі процесори мають стандартний тестовий порт IEEE 1149.1 для самотестуваиня за допомогою стандартного інтерфейсу JTAG.

Особливостями процесорів Pentium є:

- введення кількох нових команд, у тому числі розпізнавання моделі процесора;

- введення засобів керування енергоспоживанням;

- застосування конвеєрної адресації шинних циклів;

- скорочена тривалість (кількість тактів) виконання команд;

- трасування команд і моніторинг продуктивності;

- розширення можливостей віртуального режиму - впровадження віртуалізації прапорця переривань.

Реалізовано нові додаткові засоби налагодження: зондовий режим (Probe Mode), що забезпечує доступ до внутрішніх регістрів, ПВВ і системної пам'яті процесора. Цей режим дає змогу перевіряти і змінювати стан процесора за допомогою засобів налагодження програм з можливостями, подібними до можливостей внутрішньосхемних емуляторів;

розширені налагодження DE (Debug Extensions), які дають змогу ставити контрольні точки за адресами введення-виведення;

внутрішні лічильники, які використовують для поточного контролю продуктивності та обліку кількості подій;

покрокове виконання за допомогою команди CPU ID.

Розширення архітектури.Додатково до базової архітектури 32-розрядних процесорів (див. п. 3.2) Pentium має набір регістрів, специфічних для моделі MSR (Model Specific Registers). Склад регістрів MSR може бути неоднаковим у різних моделях МП (Pentium і Pentium Pro), яке призводить до їхньої можливої несумісності. Програмне забезпечення, що використовує регістри MSR, має використовувати відомості про процесор, отримані за допомогою команди CPUID.

До складу регістрів MSR входять:

- тестові регістри TR1 - TR12 (див. п. 3.2);

- засоби моніторингу продуктивності;

- регістри-фіксатори адреси і даних циклу, який зумовив спрацювання контролю машинної помилки.

Тестові регістри дають змогу керувати більшістю функціональних вузлів процесора, забезпечуючи можливість докладного тестування їх працездатності. За допомогою бітів регістра TR12 можна заборонити нові архітектурні властивості (передбачення і трасування розгалужень, паралельне виконання команд), а також роботу кеш-пам'яті.

Засоби моніторингу продуктивності сприяють опти-мізації апаратного та програмного забезпечення завдяки виявленню у програмному коді потенційно «вузьких місць». Розробник може спостерігати та підраховувати такти внутрішніх процесорних подій, які впливають на продуктивність операцій читання і запису, вдалі та невдалі звернення до кеш-пам'яті, переривання, використання шини. Це дає змогу оцінювати ефективність програмного коду і досконало налагоджувати програмні додатки або системи для отримання максимальної продуктивності. Засобами моніторингу продуктивності є таймер реального часу і лічильники подій. Таймер TSC (Timer Stamp Counter) виконано на базі 64-розрядиого лічильника, вміст якого інкрементується з кожним тактом роботи ядра процесора. Для читання його вмісту існує команда RDTSC; 40-розрядні лічильники подій CTR0, CTR1 програмуються на підраховування подій різних класів, пов'язаних із шинними операціями, виконанням команд, роботою конвеєрів, кеш-пам'яті, контролем точок зупинки тощо. Шестибітові поля типів подій дають змогу кожному з лічильників незалежно підраховувати події з великого списку. Стан лічильників можна попередньо встановлювати і зчитувати програмно. Крім того, існують зовнішні лінії PMI-PMQ, які програмуються на зазначення фактів спрацьовування або переповнення відповідних лічильників. Оскільки ці сигнали можуть змінювати своє значення з частотою, що не перевищує частоту системної шини, через внутрішнє множення частоти кожна поява цих сигналів може означати і кілька (до значення коефіцієнта множення) фактів спрацювання лічильників.

Регістри-фіксатори адреси і даних циклу. Назва регістрів-фіксаторів адреси і даних циклу, що зумовив спрацювання контролю машинної помилки, вказує на їх можливу несумісність для різних класів (Pentium та Pentium Pro) або навіть для різних моделей процесорів. Програма, що їх використовує, має звернутися до відомостей про процесор за командою CPUID.

Процесори Pentium мають можливість зменшувати енергоспоживання у неробочому режимі. За сигналом STOPCLKU процесор вивантажує буфери відкладеного запису і входить у режим Stop Grant, в якому припиняється тактування більшості вузлів процесора, що сприяє зниженню енергоспоживання приблизно у 10 разів. У цьому стані МП припиняє виконання команд і не обслуговує переривання, однак продовжує спостереження за шиною даних. З цього стану процесор виходить після закінчення сигналу STOPCLKU. Керування сигналом STOPCLK# разом з використанням режиму SMM реалізує механізм розширеного керування живленням АРМ (Advanced Power Management). Для уповільнення процесора з пропорційним зниженням споживаної потужності сигнал STOPCLK# має бути періодично імпульсним. Скважність імпульсів визначає коефіцієнт простою процесора і його продуктивність.

У стан зниженого споживання Auto HALT PowerDown процесор переходить під час виконання команди HALT. У цьому стані процесор реагує на всі переривання і також продовжує спостереження за шиною. У режимі припинення зовнішньої синхронізації процесор споживає мінімальну потужність, але не виконує ніяких функцій. Наступне подавання сигналу синхронізації супроводжується сигналом апаратного скидання RESET.

Основні технічні характеристики процесорів Pentium наведено у табл. 3.9.

Процесори Pentium P5 з тактовою частотою 60 та 66 МГц мають напругу живлення 5 В і потребують примусового охолодження. Ці процесори випускаються у корпусах PGA-273 (матриця 21 ´ 21).

Таблица 3.9 Основні. технічні характеристики процессорів Pentium

Процесор Розрядність ємність кеш-пам'яті, Кбайт Передбачения переходів Підтримка MMX Частота. МГц
регістрів шини даних шини адреси шини процесорного ядра
Pentium (1-ше покоління) L1:2×8 + - 60 66
Pentium (2-ге покоління) L1:2×8 + - 120.133,150, 166, 180, 200
Pentium OverDrive L1:2×8 + -
Pentium MMX L1:2×16 + + 166, 200, 233
Pentium Pro L1:2×8 L2:256(512) + - 180, 200
Pentium II OverDrive L1:2×16 L2: 512 + +
Pentium II 64* L1:2×16 L2: 512 + +     350, 400, 450
Pentium III 64* L1:2×16 L2: 256 (512) + + (133) 533, 550, 600, 650, 667, 700, 733, 750, 800, 850, 866, 933, 1000,1130
Pentium II Xcon 64* L1:2 ×16, L2: 512 (1024) + +     350, 400
Pentium III Xcon 64* L1:2×16 L2: 256 (1 Мбайт) (2 Мбайт) + + (133) 667, 700, 733, 750, 800, 866, 933,1000
Celeron 64* L1:2×16 L2: 128** + + 266, 300, 350, 400, 450, 500, 533, 566, 600, 633, 667, 700
AMD K5 L1:16 /8 + - 100,120, 133,166
AMD K6 ММХ Ll:2×32, L2: 256 + + 3DNow! 200, 233, 266, 300
AMD K6-2 L1: 2×32 + + 3DNow! 300, 333, 350, 366, 400, 450, 475, 500, 550
AMD K6-2+ L1: 2 ×32, L2: 128 + + 3DNowt 450-550
AMD K6-III Ll:2 ×32, L2: 256 + + 3DNow! 350-475
Cyrix 6 x 86MX 64* L1: 16 + +
Cyrix 6 x 86MIIxxxGP 64* L1: 16 + + 300-433
VIA Cyrix III 64* L1: 2 × 64 + + 3DNowl 500-600

Примітки: * Розрядність 64 мають лише регістри ММХ.

** У процесорів Celeron 266 і 300 кеш-пам'ять рівня L2 відсутня:

L1 - перший рівень (роздільна кеш-пам'ять команд і даних);

L2 - другий рівень (спільна кеш-пам'ять команд і даних).

Pentium OverDrive-процесори (див. п. 3.3) з частотами 120 і 133 МГц - варіанти процесорів Pentium другого покоління зі зниженим енергоспоживанням і подвоєнням частоти призначені для заміни процесорів Pentium першого покоління. Ці процесори дорожчі від звичайних моделей Pentium з частотою 120 або 133 МГц. їхнє застосування доцільне лише тоді, коли з будь-яких причин неможливо замінити системну плату, а продуктивності МП Pentium з частотою 60 або 66 МГц недостатньо. Pentium OverDrive з частотою 125, 150 та 166 МГц призначені для заміни процесорів першого покоління із частотами 75, 90 та 100 МГц.

Процесор Pentium Pro (P6). У цьому процесорі застосоване динамічне виконання команд, тобто комбінація засобів передбачення множинних відгалужень, аналізу проходження даних і віртуального виконання, за якого в процесорі команди можуть виконуватися не в такому порядку, як це передбачено програмним кодом. При цьому команди, що не залежать від результатів попередніх операцій, виконуються у зміненому порядку, але послідовність вивантаження результатів у пам'ять та порти відповідають початковому програмному коду. Можливість виконання команд з випередженням (спекулятивне виконання), перевпорядкування команд у разі, якщо команду в одному конвеєрі буде виконано швидше, ніж попередню у другому конвеєрі, і передбачення переходів за динамічного виконання підвищує продуктивність обчислень.

Процесор підтримує режим тестування за допомогою функціональної надмірності FRC. Архітектура процесора сприяє об'єднанню у симетричну мультипроцесорну систему до чотирьох процесорів на одній шині. Сумарну пропускну здатність підвищено за рахунок подвійної незалежної шини. Одна шина (системна) виконує функцію взаємодії ядра процесора з основною пам'яттю та інтерфейспими пристроями, друга - виключно функцію обміну з вторинною кеш-пам'яттю. Перша шина працює на тактовій частоті процесора, друга - на частоті системи. Таке розділення шин дає змогу втричі прискорити обмін процесора з пам'яттю. Завдяки цьому відпадає потреба в окремій зовнішній кеш-пам'яті. Мікропроцесор містить роздільні кеш-пам'яті першого рівня (L1) для даних і команд ємністю 8 Кбайт кожна та об'єднану кеш-пам'ять другого рівня (L2). Кеш-пам'ять даних першого рівня підтримує одну операцію завантаження та одну операцію запису за такт. Інтерфейс кеш-пам'яті другого рівня працює з тактовою частотою процесора і може передавати 64 біт за один такт. Ємність кеш-пам'яті другого рівня становить 256 Кбайт (для технології 0,6 мкм) та 512 Кбайт (для технології 0,35 мкм).

Процесори Pentium ММХ(P55C) -процесори, зорієнтовані на мультимедійне, 2D- і 3D)-графічне та комунікаційне застосування. В архітектуру Pentium MMX додатково введено:

- вісім 64-розрядних ММХ-регістрів, які розташовані у 64 молодших розрядах стеку 80-розрядних регістрів блока обчислень з плаваючою комою;

- чотири нових типи даних (упаковані байти - 8 байт у 64-розрядному пакеті; упаковані слова - чотири 16-розряд-иих слова у 64-розрядному пакеті; упаковані подвійні слова - два 32-розрядних подвійних слова у 64-розрядному пакеті; 64-розрядні слова);

- 57 додаткових команд, які поділяють на такі групи: обміну даними між регістрами ММХ та цілочисловими регістрами або пам'яттю, арифметичні (додавання та віднімання у різних режимах, множення, комбінації множення та додавання), порівняння, перетворення форматів, логічні, зсуву (логічного та арифметичного), очищення регістрів ММХ;

- подвоєні ємності кеш-пам'яті команд і кеш-пам'яті даних (16 Кбайт);

- поліпшену логіку передбачення переходів;

- розширену конвеєризацію;

- глибшу буферизацію пам'яті (подвоєний розмір буфера відкладеного запису).

Арифметичні та логічні операції у процесорі Pentium MMX виконуються паралельно над кожним байтом слова або подвійного слова, що міститься у 64-розрядному ММХ-регїстрі. Так реалізується SIMD-модель оброблення (Single Instruction - Multiple Data). У SIMD -командах обробляється одночасно 64-розрядне слово, яке залежно від ММХ-команди трактується як вісім однобайтових операндів, чотири двобайтових, два чо-тирибайтових або один восьмибайтовий операнд. SIMD-Оброблення істотно прискорює виконання мультимедійних алгоритмів, для яких є характерним здійснення ідентичних операцій над великими масивами однотипних даних, наприклад, 16-розрядними відліками оцифрованого звука, 8-розрядними кодами кольору пікселя та ін. Використання ММХ-команд дає змогу підвищити швидкість виконання мультимедійних операцій на 60 % порівняно з процесором Pentium першого покоління за однакових тактових частот. В інших командах забезпечується сумісність з процесором Pentium. Команди ММХ не впливають на прапорці і не зумовлюють переривань та винятків і доступні для будь-якого режиму роботи процесора.

Поліпшена логіка передбачення переходів забезпечується збільшеною кількістю буферів вибірки команд з випередженням. Процесор Pentium MMX має чотири 16-розрядних БВВ.

Розширена конвеєризація забезпечується збільшенням етапів виконання цілочислових програм у конвеєрі до шести за рахунок додавання етапу вибірки (F) між етапами пе-редвибірки (PF) та декодування команди (D1). На етапі вибірки виконується декодування довжини команди, яке у попередніх моделях процесора Pentium виконується на етапі т.

Процесор Pentium MMX має подвоєний порівняно з процесором Pentium розмір обох частин кеш-пам'яті L1 і L2. Однак у процесорі Pentium MMX немає режиму тестування за допомогою функціональної надмірності FRC. У двопро-цесорних системах підтримується лише режим SMP.

Pentium® OverDrive® ММХ процесори - варіант процесорів Pentium MMX з тактовими частотами 150, 166, 180 і 200 МГц для заміни звичайних (без розширення ММХ) процесорів Pentium з частотою 75 - 200 МГц. Вони вирізняються фіксованим коефіцієнтом множення частоти (3) і відсутністю двопроцесорних режимів.

Процесори Pentium для мобільних застосувань (блокнотних персональних комп'ютерів) мають знижене енергоспоживання внаслідок зниження напруги живлення ядра процесора. Вони характеризуються вищою допустимою температурою, що дає змогу використовувати їх у жорсткіших умовах експлуатації. Слід зазначити, що ці процесори двопроцесорний режим не підтримують і не мають розширеного програмованого контролера переривань АРІС та відповідних зовнішніх виводів.

Процесор Pentium II має Зб-розрядну шину адреси, що дає змогу адресувати фізичну пам'ять ємністю 64 Гбайт. Частота ядра процесора становить 233, 266, 300 та 450 МГц, частота шини - 66 або 100 МГц. Висока продуктивність процесора досягається завдяки застосуванню у ньому динамічного виконання команд, розширення ММХ та подвійної незалежної шини.

Кеш-пам'ять першого рівня (L1) збільшено до 32 Кбайт (16 Кбайт - кеш-пам'ять команд, 16 Кбайт - кеш-пам'ять даних). Кеш-пам'ять другого рівня (L2) розташовано на одній платі з процесором.

Процесор Pentium III виконано за технологією SSE (Streaming SIMD Extensions). У процесора Pentium HI реалізовано 70 нових S/MD-команд, що оперують з 128-розрядними регістрами ХММ0 - ХММ7. Отже, виконуючи операцію над двома регістрами, SSE фактично оперує чотирма парами чисел. Завдяки цьому процесор може виконувати до чотирьох операцій одночасно:

- тривимірна графіка і моделювання, які використовують обчислення у форматі з плаваючою комою;

- обробка сигналів і моделювання процесів із широким діапазоном зміни параметрів;

- генерація тривимірних зображень у програмах реального часу, що не використовують цілочисловий код;

- алгоритми кодування і декодування відеосигналів з блочною обробкою;

- числові алгоритми цифрової фільтрації, що працюють з потоками даних.

Крім розглянутих процесорів фірми Intel є процесори, аналогічні за продуктивністю процесорам Pentium, які випускають інші фірми - AMD (AMD K5 PR 75/90/100, AMD К6), CYRIX (С × 86 (Ml), CYRIX 6 × 86, P120+, P133+, P150+, P166+, P200+, CYRIX 6 × 86MX, CYRIX MediaGX), Hewlett Packard (Merced (P7), PA RISC, PA-8000), DEC (Alpha 21068, Alpha 21164, Alpha 21264).



Особливості архітектури мікропроцесорів i386 та i486 | Процесори AMD K5 PR75/90/100/120/133/166
загрузка...
© um.co.ua - учбові матеріали та реферати