Головна

Мал. Архітектура з|із| локальною шиною

  1. АРХІТЕКТУРА
  2. Архітектура
  3. Архітектура додатка на базі сокетів
  4. Архітектура та образотворче мистецтво.
  5. Гнучка мережна архітектура

Основні характеристики VL-bus| такі:

- Підтримка процесорів серій 80386 і 80486. Шина розроблена для використання в однопроцесорних системах, при цьому в специфікації передбачена можливість|спроможність| підтримки х86-несовместимых| процесорів за допомогою моста (bridge| chip|)

- Максимальна кількість bus| master| - 3 (не включаючи контроллер шини). При необхідності можлива установка декількох підсистем для підтримки більшого числа master'ов|

- Не дивлячись на те, що спочатку шина була розроблена для роботи з|із| відеоконтролерами, можлива підтримка і інших пристроїв|устроїв| (наприклад, контролера жорсткого диска)

- Стандарт допускає роботу шини на частоті до 66 MHz|, проте|однак| електричні характеристики роз'єму VL-bus| обмежують її до 50 MHz| (це обмеження, природно, не відноситься до інтегрованих в материнську плату пристроїв|устроїв|).

- Двонаправлена (bi-directional|) 32-розрядна шина даних підтримує і 16-розрядний обмін. У специфікацію закладена можливість|спроможність| 64-розрядного обміну

- Підтримка DMA| забезпечується тільки|лише| для bus| master'ов|. Шина не підтримує спеціальних ініціаторів DMA|

- Максимальна теоретична пропускна спроможність шини - 160 Мb/s (при частоті шини 50 MHz|), а стандартна - 107 Мb/s при частоті 33 MHz|

- Підтримується пакетний режим обміну (для материнських плат 80486, що підтримують цей режим). 5 ліній використовується для ідентифікації типу|типа| і швидкості процесора, сигнал Burst| Last| (BLAST#|) використовується для активізації цього режиму. Для систем, що не підтримують цей режим, лінія встановлюється в 0

- Слот VL-bus| встановлюється в лінію за слотами ISA/EISA/MCA, тому VL-платам| доступні всі лінії цих шин

- Підтримується як інтегрований в процесор кеш, так і кеш на материнській платі

- Напруга|напруження| живлення|харчування| 5 V. Пристрою|устрою| з|із| рівнем вихідного сигналу 3.3 V підтримуються за умови, що|при умові , що,при условии | вони можуть працювати з|із| рівнем вхідного сигналу 5 V.

Поява локальної шини була величезним кроком вперед у всій комп'ютерній індустрії, оскільки|тому що| вона змогла усунути відразу два вузькі місця|місце-милі| в системі: низькі швидкості обміну даними з|із| графічною картою і жорстким диском. Проте|однак| скоро|швидко| з'ясувалося, що VESA| - це нітрохи|анітрохи| не більш, ніж сьогохвилинне|миттєве| рішення|розв'язання,вирішення,розв'язування|. Це пов'язано з великим переліком серйозних недоліків|нестач|, властивих шині, а саме:

- Орієнтація на 486-ій процесор. VL-bus| жорстко прив'язана до шини процесора 80486, яка відрізняється від шин CPU| Pentium| і процесорів наступних|таких| поколінь

- Обмежена швидкодія. Як вже було сказано, реальна частота VL-bus| не може складати більше 50 MHz|. Причому при використанні процесорів з|із| множником частоти шина використовує основну частоту (так, для 486DX2/66 частота шини буде 33 MHz|). Втім, для початку-середини 90-х років швидкості було цілком|сповна| досить, проте|однак| вже через декілька років її могло б і не вистачити

- Обмеження схемотехнік. До якості сигналів, переданих по шині процесора, пред'являються дуже жорсткі вимоги, дотримати які можна тільки|лише| при певних параметрах навантаження кожної лінії шини. На думку Intel|, установка недостатньо акуратно розроблених VL-плат| може привести не тільки|не лише| до втрат даних і порушень синхронізації, але і до пошкодження|ушкодження| системи

- Обмеження кількості плат. Це обмеження витікає також з|із| необхідності дотримання обмежень на навантаження кожної лінії.



  1   2   3   4   5   6   7   8   9   10   11   12   13   Наступна

Модуль 2. 1 страница | Модуль 2. 2 страница | Модуль 2. 3 страница | Модуль 2. 4 страница | Стандарти системних інтерфейсів | Мал. Роз'їм шини MCA|. | Роз'єм 32-розрядною PCI| на материнській платі | Інтерфейс малих обчислювальних систем SCSI|. | Мал. Роз'єм інтерфейсу SCSI|. | Мал. Роз'єм інтерфейсу IDE| (ATA|). |

© 2016-2022  um.co.ua - учбові матеріали та реферати