Головна

Синхронізація швидкості передачі біт

  1.  HTTP - Протокол передачі гіпертекстів
  2.  А. Деталі для передачі обертального руху
  3.  Автоматичне регулювання швидкості в системі УП-Д
  4.  Алгоритм розрахунку теплопередачі через непроникні стінки
  5.  Асиметрія інформації та основні принципи передачі інформації
  6.  Взаимосвязностью частотне регулювання швидкості АД
  7.  Види каналів передачі даних

Перший ступінь контролера швидкості передачі - 16-розрядний лічильник і компаратор. На початку передачі або прийому кожного біта лічильник завантажується величиною INT (N / 2), де N - значення, збережене в комбіна4ціі UxBR0 і UxBR1. Лічильник перезавантажує INT (N / 2) кожен напівперіод періоду біта, забезпечуючи повний період біта N BRCLK. Для даного джерела тактирования BRCLK, швидкість передачі визначається необхідним коефіцієнтом ділення N:

Коефіцієнт розподілу N найчастіше є нецілим числом, целочисленная частина якого може бути прийнята прескалером / дільником. Другий ступінь генератора швидкості передачі - модулятор, який використовується для максимально точного обліку дробової частини. Коефіцієнт розподілу N в цьому випадку визначається так:

де:

N - отримується коефіцієнт ділення;

UxBR - 16-розрядний уявлення регістрів UxBR0 і UxBR1;

i - позиція біта в фреймів;

n - загальна кількість бітів в фреймів;

mi - дані кожного відповідного модуляционного біта (1 або 0).




 ВИВЧЕННЯ ПРИНЦИПІВ ОРГАНІЗАЦІЇ ОБМІНУ ДАНИМИ |  Принципи обміну даними по послідовному інтерфейсу RS-232C. |  Організація модулів USART в мікроконтролері MSP430. |  Багатопроцесорний формат з вільною лінією |  Багатопроцесорний формат з адресним бітом |  Автоматичне виявлення помилок |  Дозвіл прийому USART |  Дозвіл передачі USART |  Функціонування переривання USART при прийомі |  UxCTL, регістр управління USART |

© 2016-2022  um.co.ua - учбові матеріали та реферати