Головна |
Найпростішу 8-розрядну мікропроцесорну систему можна побудувати на основі мікропроцесорного комплекту серії КР580.
Мікропроцесор К580 - однокристальний, 8-ми розрядний. Структурна схема МП КР580ВМ80А приведена на рис. 3.6.
До складу мікропроцесора входять:
- 8-розрядний арифметико-логічний пристрій АЛП (ALU);
- Регістр ознак RS, що фіксує ознаки, що виробляються АЛУ в процесі виконання команди;
- Акумулятор (А);
- Регістр акумулятора (RGa);
- Регістр тимчасового зберігання операндів (RGb);
- Десятковий коректор (DAA), який виконує переклад інформації з двійковій в двійковій-десяткову форму;
- Регістр команд (IR), призначений для зберігання першого байта команди, що містить код операції;
- Дешифратор команд (DCU);
- Блок регістрів для прийому, видачі і тимчасового зберігання інформації в процесі виконання програм;
- Схема управління і синхронізації (CU), що формує послідовності керуючих сигналів для роботи ALU і регістрів;
- Односпрямований 16-розрядний буферний регістр адреси (ВА);
- Двонаправлений 8-розрядний буферний регістр даних (BD);
- Двонаправлений мультиплексор (MUX) для обміну інформацією між ALU і блоком регістрів по внутрішній шині даних (Internal Data Bus).
Блок регістрів включає:
- Програмний лічильник (РС), призначений для зберігання адреси чергової команди (при виконанні лінійних програм цю адресу автоматично збільшується на 1, 2, 3 в залежності від довжини виконуваної команди - 1, 2 або 3 байти відповідно);
- Покажчик стека (SP);
- Регістр адреси (RGA);
- Шість 8-розрядних регістрів загального призначення B, C, D, E, H, L, які можуть об'єднуватися в парні 16-розрядні регістри BC, DE, HL;
- Допоміжні розрядні регістри W, Z.
Малюнок 3.6 - Структурна схема МП КР580ВМ80А
Регістри RGa, RGb, IR, W, Z, RGA користувачеві програмно недоступні.
Крім того, МП має 16-розрядний односпрямований канал адреси А (15-0), 8-розрядний двонаправлений канал даних D (7-0), чотири вхідних (RESET, READY, INT, HOLD) і шість вихідних (SYNC, DBIN, READY, WAIT, INTE, HLDA) висновків сигналів управління.
Десятковий коректор DAA полегшує роботу з числами, представленими в 10-чной системі числення.
Буферні регістри даних BD і адреси BA використовуються для буферизації внутрішніх шин даних і адреси з боку зовнішньої магістралі.
Схема управління і синхронізації:
- Забезпечує вибірку команд і операндів;
- Організовує правильне функціонування АЛУ;
- Забезпечує доступ до всіх регістрах МП;
- Синхронізує УВВ і управляє їх роботою;
- Призупиняє роботу МП в режимі очікування і відключає МП від системної магістралі в режимі ПДП.
Мультиплексор MUX забезпечує підключення до внутрішньої магістралі МП необхідного регістра з блоку регістрів.
МП КР580ВМ80А забезпечує адресацію зовнішньої пам'яті до 64 Кбайт і підключення до 256 пристроїв введення-виведення.
Переклад цілого числа з будь-якої системи в десяткову | Подання двійкових чисел в ЕОМ | машинні коди | Основні компоненти МС | архітектура мікропроцесора | Внутрішня архітектура МП | пристрої пам'яті | Адресація осередків пам'яті | Зберігання даних на магнітних дисках | |