Головна

Структура мікроконтролера АTmega8515

  1.  FSK модуляція і демодуляція з використанням мікроконтролера ...
  2.  FSK модуляція і демодуляція з використанням мікроконтролера ...
  3.  FSK модуляція і демодуляція з використанням мікроконтролера ...
  4.  I. Структура наукової і навчальної дисципліни
  5.  MFT і його структура.
  6.  MS OFFICE WORD. Основні відомості, призначення. структура документа
  7.  V.1.2. Структура Законів XII таблиць

Основою мікроконтролерів (МК) AVR є 8-бітове мікропроцесорне ядро ??або центральне процесорний пристрій (ЦПУ), побудоване на принципах RISС - архітектури (Reduced Instruction Set Computing - обчислення за допомогою обмеженого набору команд).

За кількістю команд процесори поділяють на CISC (Complex Instruction Set Computer) і RISC. Термін CISC означає складну систему команд, RISC - скорочену. Ідея RISC - це ретельний підбір команд, які можна було б виконати за один такт. Таким чином, спрощується апаратна реалізація процесора, скорочується число транзисторів, знижується споживана потужність і ціна. Очевидно, що в загальному випадку однієї CISC-команді повинні відповідати кілька RISC-команд. Однак зазвичай виграш у швидкодії у RISC перекриває втрати. Так, найшвидша команда у мікроконтролера серії 8051 (виконаний на базі МП КР580ВМ80А) виконується за 12 тактів. Навіть якщо для кожної CISC - інструкції потрібно виконати три RISC - інструкції, то в підсумку RISC - архітектура буде в 4 рази продуктивніше. В даний час межа між RISC і CISC стирається. Наприклад, AVR мають приблизно 130 команд, що відповідає CISC, але більшість з них виконується за один такт, що є ознакою RISC. Тому в даний час основною ознакою RISC прийнято вважати виконання команд за один такт.

Основою цього блоку служить арифметико-логічний пристрій (АЛП). За системного тактовою сигналу з пам'яті програм відповідно до вмісту лічильника команд (Program Counter - PC) вибирається чергова команда і виконується АЛУ (ALU). Під час вибору команди з пам'яті програм відбувається виконання попередньої обраної команди, що і дозволяє досягти швидкодії 1 MIPS на 1 МГц.

АЛУ підключено безпосередньо до всіх регістрах загального призначення РОН (General Purpose Registers - GPR), об'єднаних в регістровий файл. За один тактовий цикл ALU виконує операцію між регістрами цього реєстрового файлу. Операції ALU підрозділяються на три основні категорії: арифметичні, логічні і операції над бітами.

Регістрів загального призначення всього 32, вони мають байтовий формат, тобто кожен з них складається з восьми біт. РОН знаходяться на початку адресного простору оперативної пам'яті, але фізично не є її частиною. Тому до них можна звертатися двома способами (як до регістрів і як до пам'яті). Таке рішення є особливістю AVR і підвищує ефективність роботи і продуктивність мікроконтролера. Відмінність між регістрами і оперативною пам'яттю полягає в тому, що з регістрами можна проводити будь-які операції (арифметичні, логічні, бітові), а в оперативну пам'ять можна лише записувати дані з регістрів.

У мікроконтролерах AVR реалізована Гарвардська архітектура, відповідно до якої розділені не тільки адресні простори пам'яті програм і пам'яті даних, але й шини доступу до них. Кожна з областей пам'яті даних (оперативна пам'ять і EEPROM) також розташована в своєму адресному просторі.

Розрізняю два типи організації пам'яті Неймановская і Гарвардська. У 1945р. американський математик Джон фон Нейман сформулював основні принципи роботи сучасних комп'ютерів. Їм була запропонована архітектура, що отримала його ім'я (von Neumann architecture) і передбачає зберігання програм і даних в загальній пам'яті (1946 г.). Сьогодні така архітектура найбільш характерна для мікропроцесорів, орієнтованих на використання в комп'ютерах. Прикладом можуть служити мікропроцесори сімейства х86.

Архітектура, що припускає спільне використання пам'яті програм і даних, носить назву гарвардської (Harvard architecture). Гарвардська архітектура дозволяє центральному процесору працювати одночасно як з пам'яттю програм, так і з пам'яттю даних, що істотно збільшує продуктивність.

Підсистема введення-виведення МК АTmega8515 забезпечує:

- Програмне конфігурування і вибір портів введення-виведення,

- Висновки можуть програмуватися як входи і як виходи незалежно один від одного,

- Можливість підключення до всіх входів підтягують резисторів (R = 35-120кОм).

До складу МК АTmega8515 включені наступні периферійні пристрої:

- 8- розрядний таймер / лічильник (Timer / Counter) - генератор з ШІМ,

-16- Розрядний таймер / лічильник (Timer / Counter) - генератор з ШІМ змінної розрядності,

- Сторожовий таймер (Watchdog Timer-WDT),

- Універсальний синхронно / асинхронний приймач-передавач (USART),

- Послідовний синхронний інтерфейс (SPI).

РВ0-РВ7 PD0-PD7
 Мал. 3. Структурна схема мікроконтролера АTmega8515

 




 Методичні вказівки |  По вивченню дисципліни для студентів - заочників |  Вступ |  Технічні характеристики мікроконтролера AVR ATmega8515 |  Реєстрова пам'ять (РОН і РВВ) |  Оперативна пам'ять (ОЗУ або RAM) |  Непряма адресація даних зі зміщенням |  Непряма адресація даних з постинкрементом |  тактовий генератор |  Скидання. джерела скидання |

© um.co.ua - учбові матеріали та реферати