Головна |
Схема регістра, в якому виконується операція порозрядного додавання за mod 2 наведена на рис. 2. Нехай в регістр на тригерах з лічильними входами записаний код числа x1, x2, ..., xn. За сигналом прийому коду «Пр» через систему схем І(&) на лічильні входи тригерів в кожному розряді можна передати сигнали 1 коду числа y1, y2, ..., yn. Проходячи на лічильний вхід, сигнали 1 призведуть до перекидання всіх тригерів, які попередньо сигналами коду x1, x2, ..., xn були встановлені в стан 1 і 0, і в регістрі утвориться код числа Q1 Q2 ...Qn-1 Qn як результат порозрядного додавання за mod 2.
Відзначимо, що в МП-системах регістри можуть бути представлені як окремими інтегральними схемами, так і входити як складові в структуру великих інтегральних схем, наприклад, ВІС мікропроцесора, ВІС інтерфейсу та інш.
Вхідні і вихідні кола тригерів регістрів в залежності від функціонального призначення регістра в МП-системі можуть містити як елементи, що дозволяють виконувати тільки окремі зазначені вище операції, так і елементи, що забезпечують виконання багатьох операцій. Прикладом такого універсального регістра може бути регістр А(акумулятор) в ВІС мікропроцесора КР580ИК80А.
Тригерний пристрій та його схемна реалізація. | Типи тригерів за способом функціонування. | Синхронний однотактний RS-тригер. | Синхронний двотактний RS-тригер. | Т-тригер. | D-тригер. | JK-тригер. | Регістр як вузол МП-системи. Призначення та класифікація. | Регістри прийому і передачі інформації. | Приклади схемної реалізації зсуваючого регістру |