На головну

Структура мікропроцесорного пристрою (системи)

  1. I. Структура і оформлення ділових листів
  2. II. СТРУКТУРА НАВЧАЛЬНОЇ ДИСЦИПЛІНИ
  3. III СТРУКТУРА ВИПУСКНИЙ ПИСЬМОВІЙ КВАЛІФІКАЦІЙНОЇ РОБОТИ ТА ОСНОВНІ ВИМОГИ ДО ЇЇ ОФОРМЛЕННЯ
  4. Nbsp; Структура УКТ ЗЕД
  5. PR-ПІДРОЗДІЛИ У КОМЕРЦІЙНИХ СТРУКТУРАХ
  6. VPN пристрої

Структура процесора мікро-ЕОМ будується з урахуванням прагнення розробників МП об'єднати на кристалі БІС максимально-можливу кількість функцій при обмеженому числі зовнішніх контактів корпусу БІС. Реалізувати принципову схему звичайного процесора у вигляді однієї або декількох ВІС практично неможливо. Тому необхідно змінювати структуру процесора так, щоб повна принципова схема або її частини мали кількість елементів і зв'язків, сумісний з можливостями БІС. При цьому мікропроцесори набувають внутрішню магістральну структуру, т. Е. В них до єдиної внутрішньої інформаційної магістралі підключаються всі основні функціональні блоки (арифметико-логічний, робітників регістрів, стека, переривань, інтерфейсу, управління і синхронізації і ін.). Найбільш поширеною є схема мікропроцесорної системи, що має дві або три шини, за якими в залежності від сигналів управління передається інформація від тих чи інших вузлів мікропроцесорної системи. Така організація вимагає мінімального числа зовнішніх контактів, однак обмін інформацією між вузлами і блоками мікропроцесорної системи повинен здійснюватися в певній послідовності.

На малюнку 1.2. приведена стандартна структура мікропроцесорної системи, призначеної для обробки даних або управління деяким процесом. Приблизно таку ж структуру мають мікро-ЕОМ широкого призначення.

Малюнок 1.2. Структура мікропроцесорної системи або мікро-ЕОМ

Центральне місце в цій структурі займає мікропроцесор, який подібно процесору звичайних ЕОМ, виконує арифметичні і логічні операції над даними, здійснює програмне керування процесом обробки інформації, організовує взаємодію всіх пристроїв, що входять в систему. Робота мікропроцесора відбувається під впливом сигналів схеми синхронізації часто виконаної у вигляді окремої БІС.

Для мікропроцесорів характерна трехшінная структура (рис.1.2), що містить шину адреси (ША), двосторонню шину даних (ШД) і шину управління (ШУ). Шина даних здійснює передачу інформації як від процесора до пам'яті і периферійних пристроїв, так і для передачі в зворотному напрямку.

Пам'ять являє собою єдину сукупність осередків для зберігання даних. Кожному осередку присвоєно адресу. Шина для передачі адрес називається шиною адреси і є вихідний по відношенню до процесора. Якщо позначити розрядність шини адреси n, То найбільше число адрес, до яких можна звертатися по цій шині, так само .

В інтерфейсі периферійного пристрою є області, призначені для введення і виведення даних. Перша з них називається портом введення, друга - портом виведення. Для звернення до портів введення / виводу існують два способи:

· Ізольований введення / виведення;

· Введення / виведення з відображенням на пам'ять.

При першому способі пам'ять і порти введення / виводу використовуються як різні пристрої. Порту введення і порту виводу присвоюються номери, які не залежать від адреси пам'яті. Для вказівки номера порту також використовуються адресні сигнали. Однак, наприклад, якщо немає необхідності використовувати всі 16 біт адреси, для цієї мети можна взяти тільки вісім молодших розрядів. У другому способі пам'ять і порти введення / виводу використовуються як однакові пристрої. Для цього частину адрес, не розподілена пам'яті, приписується портам введення / виведення. Тому ці порти можна вважати частиною пам'яті. Для їх адресації використовуються повні адресні сигнали.

Шина управління служить для передачі різних сигналів. Конкретний склад цих сигналів залежить від типу процесора. Основними сигналами, що передаються по цій шині, є сигнали управління записом / читанням з пам'яті і сигнали управління вводом / виводом даних з відповідного порту. Причому, коли застосовується метод ізольованого введення / виведення, передаються чотири керуючих сигналу:

1.  - Читання даних з пам'яті;

2.  - Запис даних в пам'ять;

3.  - Введення даних з порту введення;

4.  - Висновок даних в порт виводу.

У разі введення / виведення з відображенням адрес на пам'ять можна використовувати два сигнали управління и .

Тимчасова діаграма роботи стандартної шини представлена ??на малюнку 1.3.

Малюнок 1.3. тимчасова діаграма

Час здійснення одноразового зчитування, запису, введення або виведення даних називається циклом шини. Процесор керує роботою шини синхронно із вхідними тактовою частотою. У розглянутому прикладі, кожен цикл шини містить чотири періоди тактової частоти. Сигнали управління, як правило, є активно низькими (т. Е наявність низького рівня дозволяє роботу того чи іншого пристрою).

Розглянемо роботу шини в циклі зчитування даних з пам'яті (рисунок 1.4).

Малюнок 1.4. Робота шини в циклі зчитування даних з пам'яті

На початку циклу процесор виробляє адресний сигнал, який дешифрируется дешифратором адреси, і зазначена осередок пам'яті підключається до ліній  . У першій половині такту  сигнал  переходить на низький рівень, а в другій половині такту  він повертається на високий рівень. Низький рівень цього сигналу переводить вентиль  з третього стану в активний стан і сигнали  надходять на шину даних. По задньому фронту позитивного імпульсу такту  вміст шини даних записується в процесор. Аналогічним чином шина працює в циклі запису даних в пам'ять і циклах введення / виведення інформації з портів введення / виводу. Слід зазначити, що порт виведення являє собою регістр, запис інформації в який відбувається по тактовою сигналу C. Цей сигнал зазвичай виробляється з молодших розрядів адресних сигналів і тактових сигналів процесора.

У розглянутому прикладі роботи шини, дані ніколи одночасно не надходять з / в пам'яті і портів введення / виводу. Ця обставина дозволяє здійснити управління роботою шини трьома сигналами , ,  . сигнал  вказує яке з пристроїв (пам'ять або порт введення / виводу) підключено до шини даних. сигнали и  вказують, чи відбувається читання даних в процесор або запис даних в пам'ять або порт введення / виводу.

У розглянутій вище стандартної тимчасової діаграмі роботи шини тимчасові співвідношення в циклах запису / зчитування цілком визначаються процесором. При такій тимчасовій діаграмі роботи пам'ять і порти введення / виводу повинні постійно перебувати в робочому стані, що небажано. Для виключення зазначеної ситуації в систему вводяться додаткові сигнали управління, що дозволяють довільно збільшувати тривалість циклів запису / читання. Зазвичай такі сигнали називаються  (Готовність),  (Очікування), TRANSFER ACNOWLEDGE (Підтвердження передачі). Ці сигнали підтверджують закінчення циклу.



Поняття мікропроцесорного комплекту БІС. Класифікація мікропроцесорів і їх основні характеристики | Принципи побудови пристроїв пам'яті

Загальні відомості про мікропроцесори | Організація системи переривання програм | Подання чисел в мікропроцесорах | Виконання арифметичних операцій | Склад мікропроцесорного комплекту | Структурна схема мікропроцесора | Арифметико-логічний пристрій | блок регістрів | буферні схеми | Система команд мікропроцесора |

© um.co.ua - учбові матеріали та реферати