загрузка...
загрузка...
На головну

арифметичні схеми

  1. I. РОЗРОБКА АЛГОРИТМІВ. ГРАФІЧНЕ ЗОБРАЖЕННЯ (БЛОК-СХЕМИ) І СЛОВЕСНА ЗАПИС АЛГОРИТМІВ
  2. II. Опис схеми флотації
  3. II. Схеми МНЗ.
  4. III. Розрахунок якісно-кількісних показників для схеми
  5. IV. Розрахунок водно-шламової схеми
  6. Автоматичний урівноважений міст. Призначення основних елементів схеми. Принцип роботи приладу
  7. Активні елементи схеми заміщення

Перейдемо від СІС загального призначення до комбінаційною схемами СІС, які використовуються для виконання арифметичних операцій. Ми почнемо з простої 8-розрядної схеми зсуву, потім розглянемо структуру сумматоров і, нарешті, вивчимо арифметико-логічні пристрої, які відіграють істотну роль в будь-якому комп'ютері.

3.1. схеми зсуву

Першою арифметичної схемою СІС, яку ми розглянемо, буде схема зсуву, що містить 8 входів і 8 виходів (рис. 3.15). Вісім вхідних бітів подаються на лінії Do, ..., D7. Вихідні дані, які представляють собою вхідні дані, зрушені на 1 біт, надходять на лінії So ,. -., S7. Лінія управління З визначає напрямок зсуву: 0 - наліво, 1 - направо.

Щоб зрозуміти, як працює така схема, розглянемо пари вентилів І (крім

крайніх вентилів) Якщо С = 1, правий член кожної пари включається, пропускаючи через себе відповідний біт. Так як правий вентиль І з'єднаний з входом вентиля АБО, який розташований праворуч від цього вентиля І, відбувається зрушення вправо. Якщо С = 0, включається лівий вентиль І з пари, і тоді відбувається зрушення вліво.

3.2. суматори

Комп'ютер, який не вміє складати цілі числа, практично немислимий. Отже, схема для виконання операцій додавання є суттєвою частиною будь-якого процесора. Таблиця істинності для складання однорозрядних цілих чисел показана на рис. 3.16, а. Тут є два результату: сума вхідних змінних А і В і перенесення на наступну (ліву) позицію. Схема для обчислення біта суми і біта перенесення показана на рис. 3.16,6. Така схема зазвичай називається полусумматора.

Полусумматор підходить для складання бітів нижніх розрядів двох многобітових слів. Але він не годиться для складання бітів в середині слова, тому що не може здійснювати перенесення в цю позицію. Тому необхідний повний суматор (рис. 3.17). Зі схеми має бути ясно, що повний суматор складається з двох полусумматора. Сума дорівнює 1, якщо непарне число змінних А, В і Вхід перенесення приймає значення 1 (тобто якщо одиниці дорівнює або одна з змінних, або всі три). Вихід перенесення приймає значення 1, якщо або А і В одночасно рівні 1 (лівий вхід в вентиль АБО), або якщо один з них дорівнює 1, а Вхід перенесення також дорівнює 1. Два полусумматора породжують і біти суми, і біти перенесення.

Щоб побудувати суматор, наприклад, для двох 16-бітних слів, потрібно продублювати схему, зображену на рис. 3.17, б, 16 раз. Перенесення проводиться в лівий сусідній біт. Перенесення в самий правий біт з'єднаний з 0. Такий акумулятор називається суматором з наскрізним переносом. Додаток 1 до числа 111 ... 111 не здійснив до тих пір, поки перенос не пройде весь шлях від самого правого біта до самого лівому. Існують більш швидкі суматори, що працюють без подібної затримки. Природно, перевага зазвичай віддається їм.

Розглянемо приклад швидшого суматора. Розіб'ємо 32-розрядний суматор на 2 половини: нижню 16-розрядну та верхню 16-розрядну. Коли починається складання, верхній акумулятор ще не може приступити до роботи, оскільки він не впізнає значення перенесення, поки не відбудеться 16 підсумовування в нижньому сумматоре.

Однак можна зробити одне перетворення. Замість одного верхнього суматора можна отримати два верхніх суматора, продублировав відповідну частину апаратного забезпечення. Тоді схема буде складатися з трьох 16-розрядних суматорів: одного нижнього і двох верхніх U0 і U1, які працюють паралельно. У суматор U0 як перенесення надходить 0, а в суматор U1 як перенесення надходить 1. Обидва верхніх суматора починають роботу одночасно з нижнім сумматором, але тільки один з результатів підсумовування в двох верхніх суматорах буде правильним. Після складання 16 нижніх розрядів стає відомо значення перенесення в верхній акумулятор, і тоді можна визначити правильну відповідь. При такому підході час складання скорочується в два рази. Такий акумулятор називається суматором з вибором перенесення. Можна розбити кожен 16-розрядний суматор на два 8-розрядних і т. Д.

3.3. Арифметико-логічні пристрої

Більшість комп'ютерів містять одну схему для виконання операцій І, АБО і складання над двома машинними словами. Зазвичай така схема для п-бітних слів складається з п ідентичних схем для індивідуальних бітових позицій.

На рис. 3.18 зображена така схема, яка називається арифметико-логічним пристроєм, або АЛУ. Це пристрій може обчислювати одну з 4 наступних функцій: А І В, А ЧИ В, В і А + В. Вибір функції залежить від того, які сигнали надходять на лінії Fo і F ,: 00,01,10 або 11 (в двійковій системі числення). Відзначимо, що тут А + В означає арифметичну суму А і В, а не логічний операцію І.

У лівому нижньому кутку схеми знаходиться двухразрядний декодер, який породжує сигнали включення для чотирьох операцій. Вибір операції визначається сигналами управління Fo і Fj. Залежно від значень Fo і Fi вибирається одна з чотирьох ліній дозволу, і тоді вихідний сигнал обраної функції проходить через останній вентиль АБО.

У верхньому лівому кутку схеми знаходиться логічний пристрій для обчислення А І В, А ЧИ В і В, але принаймні один з цих результатів проходить через останній вентиль АБО залежно від того, яку з дозвільних ліній вибрав декодер. Так як рівно один з вихідних сигналів декодера буде дорівнює 1, то і запускатися буде рівно один з чотирьох вентилів І. Решта три вентиля видаватимуть 0 незалежно від значень А і В. АЛУ може виконувати не тільки логічні і арифметичні операції над А і В, але і робити їх рівними нулю, заперечуючи ENA (сигнал дозволу А) або ENB (сигнал дозволу В). Можна також отримати X, встановивши INVA (інверсію А). Навіщо потрібні ENA, ENB і INVA, ми розглянемо в розділі 4. При нормальних умовах і ENA, і ENB рівні 1, щоб дозволити надходження обох вхідних сигналів, а сигнал INVA дорівнює 0. У цьому випадку А і В просто надходять в логічний пристрій без змін.

У нижньому правому куті знаходиться повний суматор для підрахунку суми А і В і для здійснення переносів. Перенесення необхідні, оскільки кілька таких схем можуть бути з'єднані для виконання операцій над цілими словами.

Однорозрядні схеми, подібні до тієї, яка зображена на рис. 3.18, називаються розрядними мікропроцесорними секціями. Вони дозволяють розробнику сконструювати АЛУ будь-якої бажаної ширини. На рис. 3.19 показана схема 8-розрядного АЛУ, складеного з восьми однорозрядних секцій. Сигнал INC (збільшення на одиницю) потрібен тільки для операцій додавання. Він дає можливість обчислювати такі суми, як А + 1 і А + В + 1.

лекція 7. Мікросхеми пам'яті.

1. Засувки, тригери.

2. Регістри і організація пам'яті.

3. Мікросхеми пам'яті ОЗУ і ПЗУ.

пам'ять

Пам'ять є необхідним компонентом будь-якого комп'ютера. Без пам'яті не було б комп'ютерів, принаймні таких, які є зараз. Пам'ять використовується як для зберігання команд, які потрібно виконати, так і даних. У наступних розділах ми розглянемо основні компоненти пам'яті, починаючи з рівня вентилів. Ми побачимо, як вони працюють і як з них можна отримати пам'ять великої ємності.

 



Попередня   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   Наступна

Мови і сучасні багаторівневі машини | Сучасні багаторівневі машини | Основні принципи розробки сучасних комп'ютерів | Паралелізм на рівні команд | Осередки пам'яті і їх адреси. | Модульне ОЗУ. | Шини інформаційного обміну. | Символьні термінали. | Символьне кодування інформації. | Інтегральні схеми. |

загрузка...
© um.co.ua - учбові матеріали та реферати