загрузка...
загрузка...
На головну

ІНТЕГРАЛЬНІ МІКРОСХЕМИ тригерів

  1. Гібридні інтегральні мікросхеми
  2. Гібридні інтегральні мікросхеми
  3. Інтегральні мікросхеми, основні логічні елементи (схеми).
  4. ІНТЕГРАЛЬНІ СТАБІЛІЗАТОРИ напруги
  5. Інтегральні схеми стабілізаторів напруги
  6. Інтегральні схеми.

Інтегральні тригери, що виконуються, як правило, у вигляді мікросхеми з декількома тригерними осередками, складаються з самого тригера і допоміжних логічних елементів управління його входами (схеми вхідний логіки). Залежно від структури схеми вхідний логіки розрізняють тригери з різними функціональними можливостями, тобто різні типи тригерів: RS, D, Е, Т, JK та ін.

За способом управління тригери поділяють на асинхронні і синхронні (тактовані). Перемикання (або перекидання) асинхронних тригерів відбувається безпосередньо з надходженням вхідного сигналу на їх інформаційний вхід. Перемикання синхронних тригерів, що мають додатковий вхід С для подачі тактового імпульсу, відбувається тільки при одночасному надходженні вхідного і тактового імпульсів на інформаційні входи.

Існують однотактний (позначаються Т) і двотактні, або двоступеневі (позначаються ТТ), тригери. Однотактний тригери перемикаються по передньому фронту тактового імпульсу, а двотактні - по його зрізу. Тригери мають два виходи; прямий Q і інверсний Р, значення якого відповідає зворотному значенню входу Q (якщо Q = 1, тоР = 0, інавпаки, коли Q = О, Р = 1). Вважають, що тригер знаходиться в одиничному стані, коли Q = 1, Р = 0, а в нульовому - коли Q = 0, Р = 1.

Синхронний RSТ-тригер (С-тригер).Іноді переключають сигнали надходять одночасно на інформаційні входи S і R тригера. Часто це відбувається тому, що перед цим вони проходять через різні ланцюги, що мають різну затримку, і наздоганяють одне одного. Це явище називають гонками імпульсів. В результаті гонок протягом деякого часу на входах створюється ситуація, коли на входах R и S з'являється напруга логічної (, що може привести до помилкового спрацьовування тригера.

Наслідки гонок можна усунути тимчасовим стробированием, тобто подачею на елемент крім інформаційних R і S додатково тактуючих (синхронізуючих) імпульсів, до моменту приходу яких інформаційні сигнали свідомо встигають встановитися на входах.

На рис. 249, а показана схема одноступінчатого синхронного RSС-трігтера, який також називають Тактируемого. Схема містить асинхронний RS-тригер з прямими входами, зібраний на елементах АБО-НЕ, і два кон'юнктор, або логічних елемента І. кон'юнктор передають перемикає логічний 1 з інформаційного S- або Я-входу (сигнали S ' и R ') на відповідні входи тригера тільки при наявності логічної 1 на синхронизирующем вході С. При напрузі на вході С, що дорівнює логічному 0, інформація з S- і R-входів на тригер не передається.

схема тактируемого RSC-тригера на основі асинхронного RS-тригера з інверсними входами на логічних елементах І-НЕ наведена на рис. 249, б. Логічні елементи І-НЕ використані в схемі для забезпечення переключающих логічних 0 на відповідних інверсних входах тригера з логічних 1 на входах S або R і при логічної 1 на вході С. Логічний 0 на виході такого елемента І-НЕ буде при логічних 1 на його обох входах, т. е. при S = ??1, С = 1 або при R =1, З = 1.

тактируемого RS-тригер скорочено позначають RSC- або С-тригер. УДО тактируемого ./«Отріггера наведено на рис. 5Л, #.

На рис. 249, г наведені тимчасові діаграми RSC тригера без урахування часу його перемикання. Для схеми на рис. 5.1, «перемикання тригера в стан Q = 1 відбувається при S = 1 з надходженням синхроимпульса С = 1, коли на виході S ' з'являється




Мал. 249. Схеми синхронного RSС-тригера на основі RS-тригера {А) і RS-тригера с інверсними входами (б), його УДО (в) і тимчасові діаграми напруг (Г)

логічна 1. Цей сигнал викликає переключення тригера в стан Q = l, так як до цього він був встановлений в стан Q = 0. сінхроімпульс С = 1 спільно з сигналом R = 1 забезпечує R '= 1, що перемикає тригер зі стану Q = 1 в стан 0 = 0.

Аналогічно працює RSC-тригер, схема якого наведена на рис. 249, б, але з урахуванням наявності инвертирующих входів.

Двоступеневий синхронний RSС-тригер.Попередні розглянуті RSС-тригери перемикаються тільки при надходженні одиничного тактирующего імпульсу на вхід С, причому тактирование в них здійснюється фронтом імпульсу або перепадом потенціалу від 0 до 1. В той же час тактирование можна здійснити і зрізом З-імпульсу (перепадом потенціалу від 1 до 0) , використовуючи двоступінчастий тригер.

На рис. 250, а показана схема двоступеневого RSC-тригера, що включає в себе два синхронних RSC-тригера. При наявності на вході З логічної 1 тригер Т1 сприймає інформацію, що надходить на входи S иR і визначальну його стан. В цей час на вході С? тригера T2 буде логічний 0, що надійшов з інвертора, а сигнали з виходів T1 блокуються (С? = 0) і не надходять на Т2. У момент закінчення дії логічної 1 на вході С, тобто при 0 на вході С, на виході інвертора З? з'являється логічна 1, роздільна перезапис в Т2 інформації з T1.

Таким чином, в першу щабель тригера інформація з входів S и R записується з приходом тактового імпульсу, тобто з його переднього фронту, а стан першому місці передається другого ступеня після закінчення тактового імпульсу, тобто по його зрізу.

УДО двоступеневого RSC-тригера наведено на рис. 250, б, а яка пояснює діаграма роботи - на рис. 250, в.

Перемикання тригера в цілому відбувається за два такти, зміщених в часі, тобто фронт тактового імпульсу впливає на першу сходинку, а його зріз - на другий тригер. Дозволяючий сигнал виходить в даному випадку інвертуванням сигналу з

Ріс.250.Схема двухтактного сінхронногоRSC-тригера (а), Його УДО (б) і тимчасові діаграми напруг ).

входу С і знімається з виходу інвертора, тому розглянутий двоступеневий тригер називають двотактним і позначають ТТ.

Інтегральні мікросхеми синхронних тригерів зазвичай мають додаткові асинхронні входи, за якими RSС-тригер незалежно від сигналу на тактовій вході перемикається в стан Q = 1 (при 1 на вході S) або в стан 0 (при 1 на вході R). Такі входи називають нетактіруемимі і в позначенні вказують після інформаційних. так, RS-тригер з асинхронними входами позначають RSRS.

Функціональна схема двоступеневого тригера на елементах І-НЕ і тригера з інверсними входами включатиме в себе додатково два логічних елемента І-НЕ (див. Рис. 249, б).

Тригер з рахунковим запуском (Т-тригер). Цей тригер повинен перемикатися кожним імпульсом на рахунковому вході Т (Рахунковим імпульсом).

Схема, УДО та тимчасові діаграми, що пояснюють роботу Т-тріггерана основі двоступеневого RSС-трігтера, наведені на рис. 251.

При появі тактового імпульсу тригер T1 першого ступеня перемикається в стан, протилежне стану тригера Т2. Однак це не викликає зміни стану тригера 72 і потенціалів на виходах Q2 и Р2, так як за рахунок наявності інвертора на тактовій вході тригера Т2 буде логічний 0. Тільки після закінчення тактового імпульсу T на вході тригера T1 тригер Т2 переключиться і станеться зміна потенціалів на виходах Q2 и Р2, а також на входах R и S першого ступеня.

В T-тригері так само, як і в Тактируемого двухступенчатомRSC-триггере,перший ступінь перемикається по передньому фронту вхідного імпульсу, а друга - за його зрізу.

Тригер затримки (D-тригер). Цей тригер, який має один інформаційний вхід D і тактовий вхід С, складається з синхронного RSС-тригера з додатковим інвертором (рис. 252).

Потенціал з входу D надходить на вхід S тригера, а на вході R встановлюється потенціал, логічно йому протилежний, тобто

Мал. 251. Схема лічильного T-тригера (А), його УДО (6) і тимчасові діаграми напруг (В)

Мал. 252. Схема D-тригера затримки (а), його УДО (Б) і тимчасові діаграми напруг (в)

сигнали на входах S і R виявляються взаємно-інвертованими. Це призводить до того, що при тактовій імпульсі на вході З, рівному логічної 1, будь-який сигнал на вході D створить на входах S и R комбінацію (S = 1, R = 0 або S = О, R = 1), здатну переключити тригер в стан Q = S = D.

Таким чином, при тактовій імпульсі С = 1, D-тригер є повторювачем, тобто на його виході Q повторюється потенціал входу D. Однак це повторення починається тільки в момент надходження тактового імпульсу на вхід С, в результаті чого відбувається затримка повторення на час t3, Як показано на рис. 252, в.

При С = 0 тригер перемикається і зберігає інформацію, що надійшла при С = 1 з входу D.

D-тригер можна виконати двоступінчастим (двотактним). При цьому його перший ступінь буде являти собою одноступінчатий D-тригер, а друга - синхронний RS-тригер. Схема такого тригера і його УДО наведені на рис. 253, а, б. Тут стан входу D передається триггеру T1 з приходом тактового імпульсу, тобто з його переднього фронту, а тригер Т2 приймає стан тригера Т1 після закінчення тактового імпульсу, тобто по його зрізу.

Мал. 253. Схема двотактного D-тригера затримки (а), його УДО (Б) і схема використання в рахунковому режимі (В)

 Якщо після кожного перемикання забезпечувати автоматичну зміну рівня потенціалу на вході D, то при надходженні кожного імпульсу на вхід С тригер буде змінювати свій стан. Таку зміну потенціалу можна забезпечити, з'єднавши вхід D тригера з виходом Q (Аналогічно з'єднанню в рахунковому T-тригері). Режим роботи D-трігтера в цьому випадку називається рахунковим. Схема з'єднання тригера в рахунковому режимі показана на рис. 5.5, в. Тимчасова діаграма роботи D-тригера в рахунковому режимі аналогічна діаграмі роботи рахункового T-тригера. вихід Q повторює стан входу D тільки з надходженням чергового тактового імпульсу на вхід С.

Крім однотактного і двотактного D-тригерів існують ще DV-тригер з блокуючим входом. Схема такого тригера і його УДО наведені на рис. 254. Розглянемо роботу DV-тригера.

Якщо на його вхід V подано напругу рівня логічної 1, то він буде функціонувати аналогічно D-тригеру (див. Рис. 253, а). Якщо на вході V встановити логічний 0, то тригер блокується: його стан залишається таким, яким воно було при логічної 1, незалежно від зміни сигналів на вході D і надходження синхронізуючих імпульсів. Можливість відключення DV-тригера від інформаційних сигналів розширює його функціональні можливості в порівнянні з D-тригером.

Так як в розглянутих триггерах інформація надходить по одній шині - на вхід D, то явище гонок тут виключено, що дозволяє використовувати їх в швидкодіючих цифрових пристроях.


 Мал. 254. Схема лічильного DV-тригера з блокуючим входом (a) і його УДО б)

JK-тригер. Ці тригери є Тактируемого. Вони мають два інформаційних входи J і К, які за своїм призначенням аналогічні входів S і R тактируемого RSС-тригера. схема JK-тригера приведена на рис. 255. Працює вона наступним чином. при J = 1, К = 0 тригер по тактовому імпульсу встановлюється в стан Q = 1; при J = О, К = 1 тригер перемикається в стан Q = 0, а при нулі на входах J і К - зберігає раніше прийняту інформацію. Але на відміну від RSС-тригера одночасне наявність напруг рівня логічної 1 на інформаційних входах R и S не є для JК-тріггeра забороненої

Мал. 255. Схема універсального JK-тригера (a) і його УДО (Б)

комбінацією. При логічної 1 на входах J і K тригер працює в рахунковому режимі, т. Е. Перемикається кожним тактовим імпульсом на вході С.

Схема JK-тригера, представлена ??на рис. 255, відрізняється від схеми T-тригера (див. Рис. 251) наявністю елементів вхідної логіки на першому місці. Це два трехвходових кон'юнктор (логічних елемента І) на інформаційних входах J і К, які включаються тільки при наявності напруги рівня логічної I одночасно на всіх трьох входах тригера. Синхронизирующие імпульси з входу С подаються як на кон'юнктор, так і на інвертор, через який зрізом синхронизирующего імпульсу запускається другий тригер, що запам'ятовує стан першого.

При нулі на входах J і К на виходах елементів D1.1 и D1.2 також встановлюються логічні 0, які для тригерів з прямими входами є пасивними сигналами і, отже, тригер T1 і JK-тригер в цілому зберігають колишнє стан.

Щоб на виході елемента D1.1 з'явилася логічна 1, яка дасть логічну 1 на виході Q1 тригера T1, на його входах J і С повинна бути логічна 1, а також логічна 1 повинна надійти з виходу P2. Таким чином, комбінація J = 1 і К = Про обумовлює перемикання тригера T1 по тактовому імпульсу

Таблиця. Перемикання JK-тригера при різних значеннях на входах J і К

а Б В

Мал. 256. Схеми тригерів типу Т (а), D (б) и DV (в) на основі JK-тригера

з входу С в стан Q1 = 1, Р1 = 0. Якщо дана комбінація була на виходах тригера T1 і раніше, то стан його не зміниться. По зрізу тактового імпульсу з входу З стан тригера Т1 буде передано триггеру Т2, на виході якого буде результуюча стан JK-тригера: Q = 1, Р = 0.

Аналогічно отримують логічний 1 на виході елемента D1.2, тобто при К = 1, З = 1 і Q = 1. У цьому випадку на виході Q1 тригера T1 буде логічний 0, а на виході P1 - логічна 1. Відповідно по зрізу тактового імпульсу з входу С стан тригера Т1 буде передано триггеру Т2, на виході якого буде результуюча стан JK-тригера:

Q = 0, Р = 1,

Наявність логічної 1 на входах J і К призводить до того, що схема стає еквівалентної схемою T-тригера, що працює в рахунковому режимі, тобто JK- тригер починає працювати в рахунковому режимі: пряме перемикання відбувається по фронту тактового імпульсу С, а зворотне - по його зрізу.

У табл. наведені перемикання JK-тригера логічним тактовим імпульсам на входах J и К.

При логічному 0 на входах J і До Q = Qt-1 тригер зберігає попередній стан. комбінація J = К = 1 призводить до того, що імпульсами напруги рівня логічної 1 одночасно на двох входах тригер перемикається в стан, протилежне попередньому: Qt = Рt-1 (Рt - інверсне стан Qt ).

Комбінація J = 1, К = 0 дає триггеру команду переключитися в стану Q = 1 і Р = 0.

комбінація J = 0, К = I дасть триггеру команду переключитися в стану Q = 0 Р = 1.

На рис. 255, б наведено УДО JK-тригера з інверсними входами R и S для асинхронної (нетактіруемой) установки його в стан логічних 1 і 0. Він також має динамічний тактовий вхід С, три входи J і три входи К. Кожна група входів об'єднана кон'юнкція, тобто елемент D1.1 має три входи J, а елемент D1.2 - Три входи К.

На базі тактируемого JK-тригера можна реалізувати T-тригер (рис. 256, a), D-тригер (рис. 256, 6) і DK-тригер (рис. 256, в).

 



Попередня   124   125   126   127   128   129   130   131   132   133   134   135   136   137   138   139

режим мультівібратор | автоколебательний мультивибратор | Загальні відомості | Елементарна реалізація ГЛИН | Мультивібраторів РЕЖИМІ СИНХРОНІЗАЦІЇ І РОЗПОДІЛУ частоти | Блокінг-генератори | Фізичні процеси в трансформаторі | Автоколебательний блокінг-генератор | ЛОГІЧНІ ЕЛЕМЕНТИ | ЛІЧИЛЬНИКИ |

загрузка...
© um.co.ua - учбові матеріали та реферати